Билет № 10

Билет № 10

1. Передаточная (системная) функция дискретной цепи. Трансверсальная и рекурсивная части цепи.

Передаточная функция

Замена сигналов в разностном уравнении (2.1) на z-изображения этих сигналов и учёт свойств линейности и запаздывания приводит к алгебраической форме разностного уравнения:

$C:\Documents and Settings\Nikitosi\Рабочий стол\цос\отверти 2.files\image029.gif$ (2.2)

Передаточная (системная) функция дискретной цепи H(z) определяется как отношение z-изображений сигналов на выходе Y(z) и входе X(z) дискретной цепи:

$C:\Documents and Settings\Nikitosi\Рабочий стол\цос\отверти 2.files\image030.gif$ (2.3)

2. Состав базовой архитектуры семейства ADSP-21XX.

Три независимых вычислительных устройства арифметико-логическое (АЛУ), умножитель/аккумулятор (MAC) и устройство циклического сдвига (SHIFTER) реализуют функционально полный набор вычислительных операций с 1 6-битовыми данными и аппаратную поддержку операций с числами повышенной точности. Они организованы так, что результаты работы любого устройства могут быть операндами другого устройства в следующем цикле процессора.

Два специальных устройства генерации адресов данных DAG (Data Address Generator) генерируют адреса памяти данных, пересылаемых из входных или выходных регистров вычислительных устройств. Наличие двух генераторов адреса данных позволяет выполнять процессору две адресные инструкции за один цикл.

Программный автомат процессора, называемый также генератором адресов инструкций, управляет выполнением программы. На блок-схеме базовой архитектуры он упрощенно представлен счетчиком команд (PS), формирующим адреса инструкций для памяти программ. С ним связан также регистр команд (IR), содержащий исполняемую в данный момент инструкцию и буферизующий исполнение программы.

Устройство памяти процессора включает раздельную память программ (PM) типа ОЗУ или ПЗУ, где могут храниться также и данные, и память данных (DM) типа ОЗУ.

Внутренние устройства процессора связаны 14-разрядными шинами адреса памяти данных DMA (Data Memory Address) и адреса памяти программ PMA (Program Memory Address), 16-разрядной шиной данных памяти данных DMD (Data Memory Data) и 24-разрядной шиной данных памяти программ PMD (Program Memory Data). Они мультиплексированы в две выводимые наружу внешние шины, шину адреса и шину данных. По шине внутренних результатов R осуществляется прямой обмен данными между вычислительными устройствами.

Устройство обмена данными между шинами PMD - DMD аппаратно поддерживает двунаправленную передачу данных между памятью программ и вычислительными устройствами процессора.

Два двунаправленных последовательных порта (SPORT) с широким разнообразием аппаратно-реализуемых режимов передачи и приема данных обеспечивают полный синхронный последовательный интерфейс процессора.

Программируемый интервальный таймер выполняет периодическую генерацию внутренних прерываний.

Параллельный интерфейс представлен портами прямого доступа к памяти BDMA и IDMA.

3. Последовательность обработки прерывания.

Возникший запрос на прерывание отклад-ся до конца выполнения текущей инструкции. Контроллер сравнивает запрос с регистром маскировки прерываний IMASK. Если прер-е разрешено, то текущ значение РС(адрес) декрементируется и помещ-ся в стек РС. Содержимое ергистров ASTAT, MSTAT и IMASK копируется в стек состояния. Проц-р выполняет пустой цикл (NOP), во вр кот загруж-ся инструкция прогр, расположенная по адресу вектора прерывания. Вып-ся п/прогр обработки прерывания. Возврат из п/п обраб прер по инстр-ии RTI вызывает выталкивание содержимого стеков, т. е. восстановление инф-ции о прерванной программе. Исполнение прерванной прогр продолжается с выполнения следующей инструкции.

Внешние прерывания: 3вх линии IRQ исп-ся как источ прерыв-я. Регистр ICNTL осущ конфигурирование(задет чувствительность к фронту или уровню сигнала в линии).

По уровню: запрос перрывания-это активный ур-нь «0». Линия должна оставаться активной, пока прерывание не будет обслужено. Для этих целей нужен триггер. Запрос прерывания должен быть снят до конца обслуж-я иначе произойдет повторная обработка. Дост-во: при расширении системы, прер-я от неск уст-в можно подавать по одной линии.

По фронту 0/1: зарос прер-я фиксируется при обнаруж-и фронта 1/0. После этого линия может нах-ся в любом сост. Фиксация запроса автомат-ки снимается во обслуж прерыв-я. Дост-во: не нужен триггер для удерживания ур-ня «0» до конца обслуж прер-я.