Билет № 12

1. Дискретные цепи. Разностное уравнение.

непрерывный сигнал сигнал на входе линейной системы x(t) и соответв. сигнал y(t) связаны дифференциальным уравнением.

Замена непрерывной переменной t на дискретную переменную nT приводит к замене дифференциального уравнения разностным уравнением. каноническая форма разностного уравнения:

$C:\Documents and Settings\Nikitosi\Рабочий стол\цос\отверти 2.files\image024.gif$ (2.1)

M+1-число прямых связей

L-число обратных связей

разностное уравнение воспринимается как алгоритм функционирования дискретной системы, пригодной для программирования ее работы на ЭВМ

Дискретная система или цепь выполняет, как видим, следующий набор операций с помощью типовых элементов дискретной цепи:

1.1.1 Операция	Элемент	Обозначение
Сдвиг (задержка) на время T	Элемент памяти	T или z^-1
Умножение на коэффициент a_m или b_l	Умножитель	$C:\Documents and Settings\Nikitosi\Рабочий стол\цос\отверти 2.files\image025.gif$ или Î
Сложение сигналов	Сумматор	∑ или È

Три операции образуют полный базис.

2 Схема дискретной цепи

Из формулы 2.1 следует схема дискретной цепи общего вида и схема алгоритма вычислений:

Хорошо прослеживается взаимосвязь выражения (2.1) и возможных путей прохождения сигнала в схеме. Дискретная цепь, содержащая обратную связь, называется рекурсивной.

Рекурсия – математический приём, состоящий в циклическом обращении к данным, полученным на предшествующих этапах. Для формирования i-го выходного отсчёта используются предыдущие значения не только входного, но и выходного сигнала:

Левая часть схемы является нерекурсивной (трансверсальной) частью алгоритма. В ней m ячеек, сохраняющих входные отсчёты. Правая, рекурсивная часть алгоритма использует n выходных значений, которые перемещаются из ячейки в ячейку

Недостатком прямой формы рекурсивного фильтра является потребность в большом числе ячеек памяти, отдельно для рекурсивной и нерекурсивной частей.

замена сигналов в разностном уравнении на z-изображения этих сигналов и учет свойств линейности и запаздывания приводит к алгебраической форме разностного уравнения:

$C:\Documents and Settings\Nikitosi\Рабочий стол\цос\отверти 2.files\image026.gif$ $C:\Documents and Settings\Nikitosi\Рабочий стол\цос\отверти 2.files\image027.gif$

2. Структурная схема и принцип работы таймера ЦСП.

Таймер служит для формирования интервалов времени.

Инструкция ENA/ DIS TIMER; или установка/ сброс MSTAT(5) вызывают включение/ остановку таймера. Таймер включает в себя: два 16-разрядных регистра – TCOUNT и TPERIOD, и один 8-разрядный – TSCALE. TSCALE содержит коэффициент, на который делится тактовая частота процессора перед подачей на вход таймера. Счетчик TCOUNT декрементируется после кажд (TSCALE+1) циклов проц-ра. После достижения счетчиком 0: формируется прерывание, TCOUNT перезагружается из регистра TPERIOD, счет нач-ся снова.

Период прерываний равен (TPERIOD+1)*(TSCALE+1) циклов проц-ра. Частота прер-ий f=1/(период прер-ий*время цикла проц-ра)

3. Цель и особенности применения многофункциональ-ных инструкций.

Многофункциональные инструкции в наибольшей мере отражают возможности, обеспечиваемые архитектурой процессоров данного семейства. Система команд реализует пять типов многофункциональных инструкций. Отдельные части многофункциональной инструкции разделяются запятой, заканчивается многофункциональная инструкция, как и любая другая, точкой с запятой.

Операции ALU/MAC с одновременным чтением памяти данных и памяти инструкций

Вычислительной частью инструкции такого типа является любая безусловная инструкция ALU или любая инструкция MAC, кроме насыщения. Ее следующий Х-операнд всегда загружается из памяти данных, а следующий Y-операнд - из памяти инструкций (внешняя и внутренняя память не отличаются с точки зрения набора инструкций). Результат вычислений всегда помещается в регистр результата (MR или AR), а не в регистр обратной связи (MF или АF).

Ниже приводится пример такой инструкции:

MR=MR+MX0*MY0 (SS), MX0=DM (I0, M0), MY0=PM (I4, M5);

Первая часть ее (до первой запятой) суммирует предыдущее содержимое регистра MR с произведением значений регистров МХ0 и MY0 в начале цикла, причем оба операнда считаются знаковыми (SS).

Вторая и третья части этой многофункциональной инструкции в конце того же процессорного цикла загружают два новых операнда. Один из них считывается из памяти данных (DM), указатель на данные находится в индексном регистре I0, после загрузки происходит пост-модификация указателя значением, содержащемся в регистре М0. Другой операнд считывается из памяти инструкций (РМ), указатель на данные находится в индексном регистре I4, после загрузки происходит пост-модификация указателя значением, содержащемся в регистре М5..

Чтение памяти данных и памяти инструкций

Эта вариация многофункциональной инструкции представляет специальный случай выше описанной инструкции с опущенной вычислительной частью, например:

AX0=DM (I2, M0), AY0=PM (I4, M6);

Как и для предыдущей инструкции, Х-операнд должен загружаться из памяти данных, Y-операнд - из памяти инструкций.

Вычисление с чтением из памяти

Если производится одно чтение из памяти вместо двух, как в предыдущих командах, можно выполнять более широкий класс вычислений. Возможны все операции ALU, кроме деления, все операции MAC и все операции SHIFTER, кроме немедленного сдвига. Вычисление должно быть безусловным. Пример данного типа многофункциональной инструкции:

AR=AX0+AY0, AX0=DM (I0, М3);

Здесь производится сложение в ALU и в то же время происходит загрузка операнда из памяти данных. Ограничения здесь такие же, как и для предыдущих инструкций. Значение регистра AX0, используемое в качестве операнда сложения, является его содержимым в начале цикла. Операция чтения данных загружает новое значение в этот регистр в конце цикла. По этой причине регистр результата (AR в данном примере) не может быть приемником для чтения из памяти.

Вычисление с записью в память

Вычисление с записью в память аналогично по структуре вычислению с чтением из памяти, однако порядок инструкций здесь меняется на противоположный. Сначала записывается операция записи в память, затем вычисления, как показано ниже:

DM (I0, M0)=AR, AR=AX0+AY0;

Опять значение исходного регистра для записи в память (AR в данном примере) соответствует его содержимому в начале цикла. Вычисление приводит к записи нового значения в этот регистр в конце цикла. Перестановка инструкций в данной записи недопустима. Инструкция поддерживает тот же класс вычислений, что и предыдущая.

Вычисление с пересылкой регистр-регистр

Последний тип многофункциональных инструкций производит вычисление с пересылкой регистр-регистр, например:

AR=AX0+AY0, AX0=MR2;

Здесь происходит сложение значений AX0 и AYO в начале цикла и загрузка нового операнда в AX0 из MR2 в конце цикла. Пересылка регистр-регистр может быть в/из любого регистра ALU, MAC и SHIFTER (кроме регистров обратной связи АF и МF и регистра SB).

Возможен тот же класс вычислений, что и выше.

1.1.1 Операция

2 Схема дискретной цепи