Билет № 3

1.     Цифровые фильтры. Сравнительная характеристика КИХ и БИХ фильтров.

При отсутствии полюсов в H(z) остаётся только числитель. Такой фильтр называется нерекурсивным или трансверсальным.

Классификация по свойствам импульсной характеристики. Цифровые фильтры классифицируются как КИХ (фильтр с конечной импульсной характеристикой; FIR- Finite-duration Impulse Response) и БИХ (фильтр с бесконечной импульсной характеристикой; IIR - Infinite-duration Impulse Response) фильтры.

КИХ фильтры вычисляют скользящее среднее. Называются также трансверсальными. В них происходит взвешенное суммирование.

БИХ фильтры, с другой стороны, характеризуются как рекурсивные фильтры.

В сравнении с фильтрами КИХ, фильтры БИХ гораздо более эффективны в смысле достижения лучшего отклика с  фильтром данного порядка. Это  потому, что фильтры БИХ имеют обратную связь и, системная функция имеет полюса и нули, тогда как фильтры КИХ имеют только нули. Фильтры БИХ, однако, имеют проблемы стабильности и имеют нелинейные фазовые характеристики, которые делают их неподходящими для некоторых применений. КИХ фильтры, с другой стороны, являются всегда устойчивыми и могут быть разработаны так, чтобы иметь точно линейную фазовую характеристику.

2.     Структурная схема АЛУ и её особенности.

Особенности АЛУ:

·        входные регистры(AX0,AX1,AY0,AY1)

·        пути обратной связи (AF,AR,MR0,MR1,MR2,SR0,SR1)

·        6 флагов состояния

·        насыщение(защита отпереполнения)

АЛУ разрядностью 16 бит имеет два 16-битовых порта ввода - X и Y, и один порт вывода R. АЛУ принимает сигнал переноса CI, который является битом переноса из арифметического регистра состояния ASTAT программного автомата. АЛУ генерирует 6 сигналов (признаков) состояния: нуля (AZ), отрицания (AN), переноса (АС), переполнения (AV), знака операнда X (AS) и частного (AQ), которые фиксируются в арифметическом регистре состояний ASTAT в конце цикла.

Порт ввода X АЛУ может принимать данные либо из входных регистров АХ - АХО и АХ1, либо с шины результатов R, соединяющей регистры вывода всех вычислительных устройств. Запись в регистры АХО, АХ1 и считывание из них может производиться с шины DMD. Возможно также считывание этих регистров на шину PMD с использованием устройства обмена данными между шинами PMD и DMD.

Порт ввода Y АЛУ также может принимать данные либо из входных регистров AY - AYO и AY1, либо регистра обратной связи AF. Считывание из регистров AYO, AY1 и запись в них производится с шины DMD, запись может также производиться с шины PMD. Возможно считывание этих регистров на шину PMD с использованием устройства обмена данными между шинами PMD и DMD.

Выходные данные АЛУ загружаются либо в регистр обратной связи AF, либо в регистр результатов АЛУ (AR). Регистр AF является внутренним регистром АЛУ и позволяет использовать результат АЛУ в качестве входного значения для порта Y АЛУ. Регистр AR может передавать данные как на шину DMD, так и на шину результатов. Этот регистр может прямо загружаться с шины DMD. Для считывания с AR на шину PMD используется устройство обмена данными между шинами PMD и DMD.

В любой из регистров, связанных с АЛУ, может производиться запись/считывание в течение одного и того же цикла. Считывание с регистров производится в начале цикла, а запись в регистры - в конце цикла. Это позволяет регистрам ввода обеспечивать АЛУ операндом в начале цикла и обновляться следующим операндом из памяти в конце того же цикла. Аналогично, в течение одного и того же цикла возможно сохранение регистра результатов в памяти и обновление этого регистра новым значением результата.

В АЛУ содрежится также второй (теневой) ряд регистров AR, AF, АХ и AY, показанных на рис.3 за основными регистрами. В любой определенный момент времени доступен только один ряд регистров. Дополнительный ряд регистров активизируют для чрезвычайно быстрого контекстного переключения (например, во время подпрограммы обслуживания прерывания). В таком случае новая задача (обслуживания прерывания) может быть выполнена без передачи текущих состояний регистров в память.

Выбор основного или альтернативного ряда регистров управляется битом О в регистре состояния режима процессора MSTAT. Если этот бит принимает значение 0, выбирается основной ряд; если он равен 1, выбирается теневой ряд регистров.

Программно доступные регистры АХО, АХ1, AYO, AY1, AR, AF основного и теневого ряда представляют АЛУ на общей программной регистровой модели процессора

3. Интерфейс с памятью программы. Карта памяти программы.

В процессоре ADSP-21XX предусмотрены средства для обращения к внутренней и внешней памяти программ общим объемом 16К двадцатичетырехбитовых слов.

При обращении к внешней памяти программ используются: -выход PMS процессора, на который выставляется строб PMS = 0 для активизации памяти программ; -выходы RD/WR процессора для чтения/записи памяти программ; -14-битовая внешняя шина адреса (ВША) для адресации; -24битовая внешняя шина данных (ВШД) для вывода данных.  При одновр обращ к внешней РМ и DM, данные из памяти прогр считываются первыми. С помощью 3ех бит PWAITO-PWAIT2 в позициях SRO-SR2 системного регистра (табл. 3.1.2) зад-ся число циклов ожидания для памяти программ.  При обращ к внутр памяти программ сигналы PMS, DMS RD, WR имеют высок ур-нь, исключ-ий возможность активизации микросхем внешней памяти, а внеш шины адреса и данных принимают высокоомное состояние. В этом реж проц способен за один цикл загрузить два операнда и следующую команду. Отображ адр-го пространства памяти прогр зависит от сост вывода управл картой памяти ММАР. При ММАР=0 в проц начальн загрузки внутр памяти прогр  внутр-я память (например, объемом 2К) располаг по младшим адресам, а внешняя (14К) — по старшим; при ММАР=1 — наоборот.