Билет № 6

1.     Структура системы ЦОС. Состав, назначение и работа компонентов системы

СТРУКТУРА СИСТЕМЫ  ЦОС

Цифровые сигналы удобны тем, что их можно обрабатывать с помощью ЭВМ. Это делается в следующей структуре:

Электронный ключ ЭК переводит аналоговый сигнал в дискретные отсчёты, следующие  с частотой дискретизации. Аналого-цифровой преобразователь АЦП переводит отсчёты в двоичные кодовые слова. На практике обычно применяют устройство выборки-хранения и АЦП последовательного приближения.

Операции ЦОС, например цифровая фильтрация, выполняются в ЦСП, представляющем собой микрокомпьютер. На выходе системы осуществляется обратная операция - в ЦАП кодовые слова превращаются в отсчёты дискретного сигнала и,  наконец, на выходе фильтра ФНЧ возникает обработанный аналоговый сигнал. ФНЧ работает как интерполятор – восстанавливает ход функции между отсчётами.

Выборка отсчётов осуществляется в АЦП через интервал дискретизации T = 1/f_Д, от которого зависит точность представления аналогового сигнала. Чем больше частота дискретизации, тем более точным будет представление сигнала в цифровом виде, тогда как в случае малого числа отсчетов (низкая частота дискретизации) может теряться информация о сигнале.

Присутствие на входе АЦП составляющих с частотами более высокими, чем f_д/2, вызывает искажение спектра сигнала типа наложения (aliasing). Эффект наложения искажает отсчёты сигнала и не позволит получить точное восстановление. Для предотвращения наложения, перед АЦП необходимо иметь аналоговый ФНЧ, подавляющий частоты более высокие, чем частота F_в - высшая рабочая частота. Такой подавляющий ФНЧ вместе с АЦП образуют кодер.

Для получения аналогового сигнала после цифровой обработки применяют декодер, состоящий из ЦАП и сглаживающего ФНЧ. Промышленность производит кодер и декодер вместе в виде одной ИМС, имеющей название кодек.

Обмен данными с кодеком происходит через последовательный порт ЦСП, имеющий двунаправленное действие.

 

 

 

 

 

 Выбор частоты дискретизации

Существует ограничение на минимальное значение f_д для АЦП. Согласно теореме Котельникова необходимо иметь частоту дискретизации f_д ³ 2F_в, иначе невозможным будет точное, без искажений восстановление сигнала после обработки.

Выбрав более высокую частоту дискретизации (избыточную дискретизацию), мы уменьшаем требование к крутизне спада ФНЧ в кодере и, следовательно, уменьшаем сложность фильтра за счет использования более быстрого АЦП.

Количество операций в алгоритме обработки, выполняемом ЦСП для одного отсчёта сигнала, может составлять сотни и тысячи. Чтобы выполнять обработку сигналов в реальном времени, обработка одного отсчёта должна укладываться в интервал времени, равный периоду дискретизации в АЦП. Для этого нужно иметь тактовую частоту процессора в сотни и тысячи раз более высокую, чем частота дискретизации в АЦП.

 2. Основной режим работы процессора ADSP-2189. Контроллер BDMA.

Режим работы задается состояниями 4ех выводов MODE D, C, B, A. Всего 6 режимов.

Основной режим: D C B A = X 0 0 0. Особенности: использует контроллер BDMA, чтобы загрузить первые 32 слова программы из BM во внутр прогр-ую память проц-ра. Чип конфигурируется в режиме полной памяти. Выполнение программы задерживается, пока все 32 слова не будут загружены. Остальн прогр загруж-ся автомат-ки. Выполнение прогр нач-ся с ячейки с адресом 0. Дополнит-е аппаратные средства не требуются.

В др 5ти режимах некоторые из этих особенностей изменяются: -не исп-ся автоматич режим загрузки BDMA; -требуются дополнит аппаратн. Средства; -требуется сигнал запроса внутр или внешн прерывания; -для загр. Внутр памяти исп-ся контроллер IDMA; -исп-ся внешн прогр память; -в чипе конфигурируется HOST режим.

Контроллер BDMA – контр-ер прямого доступа к ВМ, обеспеч загрузку и хранение команд  данных. Может обращ к ВМ в то время, пока проц-р исп-ся в обычном режиме и тратит только один цикл проц-ра на перемещение 8- 16- 24- битного слова. Доступ проц-ра к внешн памяти имеет приоритет над доступом BDMA к ВМ.

Регистр BDMA имеет неск-ко полей: -поле BTYPE(2 бита) выбирает РМ или DM и один из 4ех форматов данных. Соотв-ее число доступов по 8 бит будет выполняться для ВМ, чтобы обеспеч нужный размер слова. –поле BDIR задает направление пересылки. –поле BMPAGE(8 бит) указывает стартовую страницу для внешней ВМ.

Регистр BEAD указыв стартовый адрес для внешней ВМ, регистр BIAD для внутр памяти, вовлеченной в перемещение, регистр BWCOUNT опред число переменных слов и инициализир-ет передачу. После кажд пересылки он декрементируется. В ходе последовательной адресации можно пересекать границы страницы. Когда достигается 0-передача заканч-ся и генерируестя прерывание BDMA. 

 

3. Признаки результата операции и их использование.

Признаки результата операции: Результат АЛУ равен 0 (AZ=1); Результат АЛУ меньше 0 (AN=1);

перенос АЛУ (АС=1); Переполнение АЛУ (AV=1); Отрицательный операнд на вход х АЛУ (AS=1); Очередной бит частного при делении (инв.) (AQ)

Свойства и использование признаков

Вырабатываемые признаки операции сохраняются в регистре арифметического статуса (состояния) ASTAT. Эти биты изменяются в конце цикла и могут быть использованы в следующем цикле, т.е. в следующей условной инструкции. Коды условий и их связь с признаками см. стр.1 спр материалов.

Время существования признака операции – только 1 цикл.

Без использования признака невозможно получить разветвление в алгоритме.