2.21 Организация кодового разделения прямых каналов в ССПО CDMA

1.К исходным битам добавляются биты кода обнаружения ошибок (CRC, от 0 до 12), затем 8 конечных бит необходимых для упрощения декодирования сверточного кода, а затем сам сверточный кодер с кодовой скоростью R=1/2. После осуществления кодирования скорость в канале возрастает в 2 раза.

2.Устройство повторения осуществляет выравнивание скоростей, поток данных с максимальной скоростью (19.2 Кб/с) проходит повторитель без изменений, а скорость потока с более низкими значениями (9.6, 4.8, 2.4 Кб/с) увеличивается за счет посимвольного повторения в 2,4,8 раз соответственно. Основной целью выравнивания является снижение уровня внутрисистемных помех, обусловленных эффектом многолучевости или сигналами соседних БС.

3.Перемежитель осуществляет чередование всех символов в канале трафика. Для этого используется блоковый перемежитель (решетка из 32 строк и N=18 столбцов куда символы информационного сигнала записываются по стокам, на выходе считываются по столбцам). В результате 2 соседних символа на выходе  б. разнесены на N символов. «Глубина перемежения» - макс. разнос по времени, определяется как: d=T*N, T- длительность символа

4. Операция скремблирование длинным кодом (М-последовательность, длиной ), маской которого служит электронный серийный номер абонента (ESN).

5. Данные в канале трафика мультиплексируются с битами контроля мощности. Т.к. скорость данных - 19,2 кбит/с, а частота PCB битов 800 Гц (800бит/с) , то замене подлежит один из 24 символов информационной последовательности. Точное положение бита регулировки мощности в 384-м  битовом кадре определяется псевдослучайным образом. Указателем места размещения бита явл. десятизначное значение первых 4 значимых битов с выходов дециматора.

6. Преобразователь осуществляет перевод значений  символов 0,1 в двухполярные : +1,-1

7.Далее информационный поток  поступает на вход QPSK модулятора.