Билет № 14

1. Структура системы ЦОС. Предотвращение ошибок наложения. Структура кодека.

СТРУКТУРА СИСТЕМЫ ЦОС

Цифровые сигналы удобны тем, что их можно обрабатывать с помощью ЭВМ. Это делается в следующей структуре:

$D:\Место обмена\цос\отверти 2.files\image008.gif$

Электронный ключ ЭК переводит аналоговый сигнал в дискретные отсчёты, следующие с частотой дискретизации. Аналого-цифровой преобразователь АЦП переводит отсчёты в двоичные кодовые слова. На практике обычно применяют устройство выборки-хранения и АЦП последовательного приближения.

Операции ЦОС, например цифровая фильтрация, выполняются в ЦСП, представляющем собой микрокомпьютер. На выходе системы осуществляется обратная операция - в ЦАП кодовые слова превращаются в отсчёты дискретного сигнала и, наконец, на выходе фильтра ФНЧ возникает обработанный аналоговый сигнал. ФНЧ работает как интерполятор – восстанавливает ход функции между отсчётами.

Выборка отсчётов осуществляется в АЦП через интервал дискретизации T = 1/f_Д, от которого зависит точность представления аналогового сигнала. Чем больше частота дискретизации, тем более точным будет представление сигнала в цифровом виде, тогда как в случае малого числа отсчетов (низкая частота дискретизации) может теряться информация о сигнале.

Присутствие на входе АЦП составляющих с частотами более высокими, чем f_д/2, вызывает искажение спектра сигнала типа наложения (aliasing). Эффект наложения искажает отсчёты сигнала и не позволит получить точное восстановление. Для предотвращения наложения, перед АЦП необходимо иметь аналоговый ФНЧ, подавляющий частоты более высокие, чем частота F_в - высшая рабочая частота. Такой подавляющий ФНЧ вместе с АЦП образуют кодер.

Для получения аналогового сигнала после цифровой обработки применяют декодер, состоящий из ЦАП и сглаживающего ФНЧ. Промышленность производит кодер и декодер вместе в виде одной ИМС, имеющей название кодек.

Обмен данными с кодеком происходит через последовательный порт ЦСП, имеющий двунаправленное действие.


	$D:\Место обмена\цос\отверти 2.files\image009.gif$

Выбор частоты дискретизации

Существует ограничение на минимальное значение f_ддля АЦП. Согласно теореме Котельникова необходимо иметь частоту дискретизации f_д 2F_в, иначе невозможным будет точное, без искажений восстановление сигнала после обработки.

Выбрав более высокую частоту дискретизации (избыточную дискретизацию), мы уменьшаем требование к крутизне спада ФНЧ в кодере и, следовательно, уменьшаем сложность фильтра за счет использования более быстрого АЦП.

Количество операций в алгоритме обработки, выполняемом ЦСП для одного отсчёта сигнала, может составлять сотни и тысячи. Чтобы выполнять обработку сигналов в реальном времени, обработка одного отсчёта должна укладываться в интервал времени, равный периоду дискретизации в АЦП. Для этого нужно иметь тактовую частоту процессора в сотни и тысячи раз более высокую, чем частота дискретизации в АЦП.

2. Взаимодействие узлов и прохождение информации в АЛУ

Блок-схема АЛУ

Особенности АЛУ:

 входные регистры(AX0,AX1,AY0,AY1)

 пути обратной связи (AF,AR,MR0,MR1,MR2,SR0,SR1)

 6 флагов состояния

 насыщение(защита отпереполнения)

АЛУ разрядностью 16 бит имеет два 16-битовых порта ввода - X и Y, и один порт вывода R. АЛУ принимает сигнал переноса CI, который является битом переноса из арифметического регистра состояния ASTAT программного автомата. АЛУ генерирует 6 сигналов (признаков) состояния: нуля (AZ), отрицания (AN), переноса (АС), переполнения (AV), знака операнда X (AS) и частного (AQ), которые фиксируются в арифметическом регистре состояний ASTAT в конце цикла.

Порт ввода X АЛУ может принимать данные либо из входных регистров АХ - АХО и АХ1, либо с шины результатов R, соединяющей регистры вывода всех вычислительных устройств. Запись в регистры АХО, АХ1 и считывание из них может производиться с шины DMD. Возможно также считывание этих регистров на шину PMD с использованием устройства обмена данными между шинами PMD и DMD.

Порт ввода Y АЛУ также может принимать данные либо из входных регистров AY - AYO и AY1, либо регистра обратной связи AF. Считывание из регистров AYO, AY1 и запись в них производится с шины DMD, запись может также производиться с шины PMD. Возможно считывание этих регистров на шину PMD с использованием устройства обмена данными между шинами PMD и DMD.

Выходные данные АЛУ загружаются либо в регистр обратной связи AF, либо в регистр результатов АЛУ (AR). Регистр AF является внутренним регистром АЛУ и позволяет использовать результат АЛУ в качестве входного значения для порта Y АЛУ. Регистр AR может передавать данные как на шину DMD, так и на шину результатов. Этот регистр может прямо загружаться с шины DMD. Для считывания с AR на шину PMD используется устройство обмена данными между шинами PMD и DMD.

В любой из регистров, связанных с АЛУ, может производиться запись/считывание в течение одного и того же цикла. Считывание с регистров производится в начале цикла, а запись в регистры - в конце цикла. Это позволяет регистрам ввода обеспечивать АЛУ операндом в начале цикла и обновляться следующим операндом из памяти в конце того же цикла. Аналогично, в течение одного и того же цикла возможно сохранение регистра результатов в памяти и обновление этого регистра новым значением результата.

В АЛУ содрежится также второй (теневой) ряд регистров AR, AF, АХ и AY, показанных на рис.3 за основными регистрами. В любой определенный момент времени доступен только один ряд регистров. Дополнительный ряд регистров активизируют для чрезвычайно быстрого контекстного переключения (например, во время подпрограммы обслуживания прерывания). В таком случае новая задача (обслуживания прерывания) может быть выполнена без передачи текущих состояний регистров в память.

Выбор основного или альтернативного ряда регистров управляется битом О в регистре состояния режима процессора MSTAT. Если этот бит принимает значение 0, выбирается основной ряд; если он равен 1, выбирается теневой ряд регистров.

Программно доступные регистры АХО, АХ1, AYO, AY1, AR, AF основного и теневого ряда представляют АЛУ на общей программной регистровой модели процессора

3. Системный интерфейс ЦСП. Синхроимпульсы, сброс, выводы флагов, внешние прерывания.

Сист интерфейс – это программные и аппаратные возможности управления поц-ром. Для ADSP-21ХХ синхроимп-сы могут подаваться от внешн. Или внутр генер-ра.

Сброс: сигнал RESET остаанвливает выполнение инструкций и осущ аппаратный сброс. Он должен подаваться при вкл питания для осущ инициализации регистров управления и состояния. Время действия сигнал не менее 5 циклов проц-ра(желат-но исп-ть для формир-я триггер Шмитта). Состояние регистров вычислительного блока и DAG не определено.

IRQ сигнал запроса прерывания